最新博文
1
推荐 6092
阅读
推荐 6092
阅读
图像插值理论研究——适合FPGA实现的9点插值法
前面的一篇文章中介绍了两种插值方法，最近邻插值和（双）线性插值：http://blog.chinaaet.com/justlxy/p/5100052604
3
推荐 9572
阅读
推荐 9572
阅读
FPGA定点小数计算（Verilog版）第六篇——平方根运算
好久之前挖的坑，今天终于给填上了，本文所介绍的平方根运算的VHDL源码来自OpenCore，有兴趣的可以自行下载阅读。本想直接找一个Verilog版本的，来参考参考的，结果找了好久都没有找到……于是乎，花了两天时间补习了一波VHDL，勉强能够看懂写的是嘛意思了……至于VHDL，实在是无力吐槽了，太变态了，还是Verilog好，哈哈哈……
0
推荐 28530
阅读
推荐 28530
阅读
MIPI扫盲系列博文（目录篇）
MIPI扫盲博文目录篇，主要内容包括D-PHY、CSI-2、DSI、DBI、DCS和Lattice CrossLink等内容。
0
推荐 12355
阅读
推荐 12355
阅读
MIPI扫盲——Lattice CSI-2 / DSI DPHY Receiver IP介绍
Clarity提供的MIPI D-PHY IP主要有两种，一种是Module（不需要License），另一种是正式的IP（需要License）。如下图所示：
0
推荐 11765
阅读
推荐 11765
阅读
MIPI扫盲——Lattice CrossLink介绍
CrossLink是Lattice公司近期发布的一款主要面向MIPI接口的，采用40nm工艺制造的FPGA。CrossLink内部拥有1个或者2个MIPI D-PHY的硬核（还可以再使用Soft Core IP再实现一个D-PHY），并支持MIPI DPI、MIPI DBI、MIPI DSI、MIPI CSI-2、SLVS200、SubLVDS、HiSPi、CMOS camera接口等多种协议或者
1
推荐 6500
阅读
推荐 6500
阅读
FPGA定点小数计算（Verilog版）第七篇——平方根倒数运算（使用John Carmack方法）
有一段时间没有写博客了，突然想提前前一段时间挖的坑，所以决定今天来填一下……其实，这一篇原本打算写的是采用牛顿迭代法的平方根运算的博文，现在改为平方根倒数运算，很显然就是之前的尝试失败了……为什么说是失败了呢？主要原因就是相比于其他的求平方...
0
推荐 5511
阅读
推荐 5511
阅读
【转】Verilog 流水线设计（Pipeline）
本文从四部分对流水线设计进行分析，具体如下：
第一部分什么是流水线
第二部分什么时候用流水线设计
第三部分使用流水线的优缺点
第四部分流水线加法器举例
0
推荐 4442
阅读
推荐 4442
阅读
应对多样化数字接口测试挑战的解决方案——基于可编程FPGA的测试仪器
现今，电子测试工程师面临着大量多样化的数字接口带来的挑战。军事、航空、通信和汽车电子都同时使用工业标准和定制数字接口。专用特定接口的测试仪器和用于通用数字I/O接口的测试仪器可以支持以上大部分接口。专用测试仪器是非常昂贵的，通用数字I/O接口的测试仪器仅试用部分方案并且需要大量编程/调试工作，最终也会增加成本。然而，基于可编程FPGA的测试仪器可以提供成本合理的解决方案，并可选通用数字I/O接口还
0
推荐 3027
阅读
推荐 3027
阅读
基于FPGA的数字信号处理
推荐一本书，《基于FPGA的数字信号处理》，高亚军出版。好书，讲解数字信号处理中的基本运算，这部分，讲解的不错！
0
推荐 6661
阅读
推荐 6661
阅读
FPGA定点小数计算（Verilog版）第五篇——浮点小数转换为定点小数
用FPGA实现定点运算，相对于浮点运算来说，开销要小很多（时间上和空间上的）。但是在某些特定的场合，如多机协同处理等，要求FPGA的输入数据（或者是输出数据）为浮点形式的数据，这是就需要我们来做一个浮点小数与定点小数之间的转换了。
0
推荐 6311
阅读
推荐 6311
阅读
FPGA定点小数计算（Verilog版）第四篇——定点小数转换为浮点小数
用FPGA实现定点运算，相对于浮点运算来说，开销要小很多（时间上和空间上的）。但是在某些特定的场合，如多机协同处理等，要求FPGA的输入数据（或者是输出数据）为浮点形式的数据，这是就需要我们来做一个浮点小数与定点小数之间的转换了。本文为本次...
0
推荐 12617
阅读
推荐 12617
阅读
FPGA定点小数计算（Verilog版）第三篇——除法运算
定点小数除法运算，相比加法和乘法来说要复杂很多了，但是算法的基本思想还是很简单的。和整数除法类似，算法的核心思想就是，将除法运算转换为移位和减法运算。从具体实现的角度来看，一般有两种方式：
1
推荐 16408
阅读
推荐 16408
阅读
FPGA定点小数计算（Verilog版）第二篇——乘法运算
发布一下这两天的成果，用Verilog实现的FPGA定点小数计算，一共有N篇，包括加法、乘法、除法、浮点定点转换、平方根等……目前加法、乘法已完成调试，除法、浮点定点转换和平方根等尚未完成……时间仓促，此次博文直接贴程序、RTL结构图和功能仿真波形图，算法原理讲解部分后续有时间在补充……
0
推荐 10268
阅读
推荐 10268
阅读
FPGA定点小数计算（Verilog版）第一篇——加法运算
发布一下这两天的成果，用Verilog实现的FPGA定点小数计算，一共有N篇，包括加法、乘法、除法、浮点定点转换、平方根等……目前加法、乘法已完成调试，除法、浮点定点转换和平方根等尚未完成……时间仓促，此次博文直接贴程序、RTL结构图和功能仿真波形图，算法原理讲解部分后续有时间在补充……
0
推荐 4816
阅读
推荐 4816
阅读
如何使用寄存器级读&写控制基于PXI平台的FPGA？
本文以基于PXI平台的Marvin Test Solutions 3U FPGA板卡GX3500为设计对象，通过设计实例讲解如何使用寄存器级读&写控制FPGA，并提供FPGA设计相关文件(如SVF)和软件控制例程。概述了如何使用GX3500设计128通道的静态I/O。此设计实例配置为4组32通道双向引脚，双缓冲结构支持同步更新128通道逻辑状态的读和写。使用Altera Quartus II软件。
