;
;

最新博文

0
推荐 5060
阅读

ECP5/ECP5-5G SerDes复位解读

这篇文章将详细地聊一聊ECP5/ECP5-5G SerDes的复位结构，以及需要的注意事项。考虑到SerDes/PCS是整个FPGA中最为复杂的数模混合设计，其对上电/复位顺序有着严格的要求。为了方便用户快速使用SerDes，而不用过多的去...
Felix
发表于 2019/11/1 上午9:57:19
0
推荐 5269
阅读

ECP5/ECP5-5G SerDes基本特性介绍

ECP5/ECP5-5G的SerDes和ECP3系列的SerDes结构上很像，但是相比于ECP3系列做了一些优化。ECP3采用的是65nm工艺，而ECP5则是40nm的工艺，因此ECP5 SerDes的功耗要相对较低。ECP3的SerDes...
Felix
发表于 2019/10/31 下午1:59:09
0
推荐 4954
阅读

ECP5/ECP5-5G SerDes硬件设计注意事项（二）

上面一篇文章讲到，SerDes的VCCA对电源的质量要求非常高，用户应当尽可能的避免供给VCCA的电源存在较大的噪声。然而，除了这一点，用户还需要考虑来自PCB上的其他噪声源，比如VCCA走线附近的噪声源，甚至是FPGA内部的噪声源。本文将...
Felix
发表于 2019/10/31 上午10:55:25
0
推荐 5517
阅读

ECP5/ECP5-5G SerDes硬件设计注意事项（一）

Lattice ECP5/ECP5-5G的SerDes和前几代产品ECP3/ECP2M/SCM有较大的差异，在硬件设计时，应当注意ECP5/ECP5-5G SerDes的硬件设计需求，不可以直接照搬之前ECP3的设计，或者其他厂商的相关设计。
Felix
发表于 2019/10/30 下午4:42:39
1
推荐 15543
阅读

Sub-LVDS介绍以及Lattice FPGA对Sub-LVDS的支持

SubLVDS是LVDS技术在Camera接口上的一种应用，相比于标准的LVDS信号，SubLVDS的电压更低（共模电压1.8V，差模电压150mV）。目前，SubLVDS技术在Sony的Camera/Sensor中比较常见，主要传输的数据...
Felix
发表于 2019/7/11 下午2:09:24
3
推荐 15863
阅读

扩频时钟（SSC）概念以及Lattice FPGA对扩频时钟的支持

由于FCC、IEC等规定电子产品的EMI辐射不能超出一定的标准。因此电路设计者需要从多个角度来思考如何降低系统的EMI辐射，如进行合理的PCB布线、滤波、屏蔽等。由于信号的辐射主要是由于信号的能量过于集中在其载波频率位置，导致信号的能量在某一频点位置处的产生过大的辐射发射。因此为了进一步有效的降低EMI辐射，芯片厂家在设计芯片时也给容易产生EMI的信号增加了SSC（Spread Spectrum
Felix
发表于 2019/6/8 下午4:19:13
0
推荐 6528
阅读

目前国内外FPGA分别处于什么水平，发展趋势是怎么样的？

原文：目前国内外FPGA分别处于什么水平，发展趋势是怎么样的？
芯方式
发表于 2019/3/1 上午10:29:11
0
推荐 2687
阅读

什么是FPGA虚拟化

本文首发于公众号“老石谈芯”，老石为你讲解FPGA虚拟化技术的前世今生。
karlshi
发表于 2019/1/23 下午10:24:52
0
推荐 5982
阅读

静态时序分析基础

目录静态时序分析（SAT）相关参数分析建立和保持时间（数据输出延时）（触发器从时钟有效，数据从输入到达输出的时间）和缓冲延时发射沿（launch edge）与锁存沿（latch edge）数据到达时间（Data Arrival Time）时...
Reborn
发表于 2018/12/14 下午12:31:07
1
推荐 3255
阅读

使用FIFO IP核中的normal mode 和 show-ahead mode解析

调用Altera的FIFO IP核时的注意问题。
qq951324122
发表于 2018/12/8 下午4:17:47
0
推荐 7301
阅读

数字电路中的分布式算法（Distributed Arithmetic，DA）

分布式算法（Distributed Arithmetic，DA）是一种专门针对乘加运算而优化的运算方法。与传统算法相比，分布式算法可以极大地减少硬件电路规模，很容易实现流水线处理，提高电路的执行速度。而这正是很多数字系统所极力追求的目标，正所谓“鱼与熊掌有的时候也可以兼得也！”。
Felix
发表于 2018/11/27 下午4:42:42
0
推荐 5112
阅读

DVB-T2 调制器FPGA设计文档

根据EN302755v111标准，使用FPGA实现DVB-T2发送的基带处理部分。该产品也可以作为一个独立的DVB-T2调制器FPGA IP core 使用。
chuqiao
发表于 2018/11/4 上午10:07:10
0
推荐 4879
阅读

DVB-S2 调制器FPGA设计方案

根据EN302307v121标准，实现DVB-S2发送的基带处理部分。该产品也可以作为一个独立的DVB-S2调制器FPGA IP core 使用。
chuqiao
发表于 2018/11/4 上午9:59:57
0
推荐 4112
阅读

DVB-S 调制器FPGA设计方案

EN300421v010102标准，实现DVB-S发送的基带处理部分。该产品也可以作为一个独立的DVB-S调制器FPGA IP core 使用。
chuqiao
发表于 2018/11/4 上午9:56:00
0
推荐 6814
阅读

【转】FPGA时序优化的几种方法

衡量FPGA设计的两个重要指标是吞吐率和延迟。 吞吐率：指系统每一个时钟周期内能够处理的数据数量，为了获得更高的吞吐率就需要减少组合逻辑延迟，在组合逻辑中间插入寄存器，也就是流水线设计。 延迟：指数据从输入系统到输出系统总共需要的时间，为了获得更短的延迟，可以减少组合逻辑延迟，或者删减路径上的寄存器，第二种方法显然不利于系统获得更好的性能。
Felix
发表于 2018/10/14 下午7:02:16
写专栏 管理我的专栏

最新专栏

热门文章

Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2

;