【再话ZED】EMIO使用笔记
前言：这篇文章其实有一半是年前在回家的火车上写的，家里上网不方便，手机试了也不行，所以就一直没有发出来，回来才补齐了程序。 踏上回家的征程了，写篇笔记打发打发漫长的旅程。 开篇想吐槽高铁…大多数城市的高铁站太偏了，而且没有配套设施。苏州...
发表于 2013/2/19 0:31:06
阅读（12360）
【再说FPGA】近期小问题、小经验总结
主题：近期在使用14.2版本的ISE、XPS时遇到的一些小问题及相应的解决方法。 几个问题： Q1：ISE设计HDL完毕并导入至XPS作为IP核之后，再在XPS中打开并修改HDL代码后，XPS不会自动检测相应的改动，无法更新BitStre...
发表于 2013/1/25 21:42:51
阅读（12932）
【再话ZedBoard】HDMI显示测试
主题：利用PS配置ADV7511，PL产生时序和测试画面，实现HDMI显示测试。 目的：学习如何利用ZedBoard实现HDMI显示。 后续：添加帧存及相关控制，实现一个简单的图形控制器。 整体框图如下： PL部分框图如下： PS部...
发表于 2013/1/23 23:06:28
阅读（9776）
【再话ZedBoard】 如何将一个HDL文件实例化到XPS中
硬件平台：ZedBoard 开发环境：XPS + ISE 操作系统：WinXP SP3 一直说要研究官方的例子XAP792，也确实在断断续续地学习着，现在硬件基本搞明白了，在公司也已经做出了测试画面。在搭建硬件平台的时候碰到了一些问题，本文...
发表于 2013/1/19 21:17:35
阅读（8252）
【再话Zedboard】推荐一个GPU IP核
这篇文章主要是简单介绍一个叫做logicBRICKS的库，这个库包括了一些为Xilinx量身订做图形IP核，用于在Zynq-7000EPP上实现2D和3D的图形处理器(GraphicsProcessingUnits,GPU)。其实一直在纠结到底要不要推荐这款IP，最近一直在研究这个IP，已经有一段时间没研究其他东西了
发表于 2013/1/9 23:23:25
阅读（6744）
【再说FPGA】ISE 14.2 的 memory editor在哪里 VS C程序打印coe文件
前一篇文章也稍微说了一下关于memoryeditor的问题——“结果卡在rom的初始化文件上面了——为了装15G的ISE，我把matlab删了，一狠心vc也删了，没法写程序生成数据，就想用memoryeditor稍微编辑一下一个简单的coe文件，结果一直找不到memoryedit
发表于 2013/1/4 22:59:26
阅读（6710）
近几日小结
最近一直没有时间摸Zed，在用ZC702验证一个GPUIP核，跑去研究计算及图形学了，画点、线、圆这些东东，反走样算法什么的。这期间，安富利的工程师来过公司一次，同事叫他过来讲一下xapp792，就是xilinx官方给的一个用例，用vdma，osd等ip核做HDMI显示
发表于 2013/1/1 21:39:45
阅读（3450）
[Zed使用心得]PS是怎样把时钟传递给PL的？
问题： 今天几个同事在讨论一个问题：新建IP核时候一般是把Bus2IP_Clk直接当做自己的逻辑代码的时钟，但这个时钟到底是怎样和PS联系起来的呢？ 如下图所示，从XPS来看，IP核的时钟端口是S...
发表于 2012/12/19 21:54:42
阅读（8695）
[ZedBoard测评]关于对Xilinx的偏见
昨晚和一个对PFGA感兴趣的师弟聊了好多东西，有技术方面的探讨，也有对Altera和Xilinx进行过比较。总体上来讲，我们俩的观点还是比较一致的：好坏是因人而异的，主要和操作习惯有关，熟悉Altera的可能就觉得Altera的东西好，熟悉Xilinx的
发表于 2012/12/15 21:06:36
阅读（4477）
[ZedBoard测评]新建复杂IP核可能会遇到的问题
前言：本文算是对前一篇文章《IP核的结构和文件组织》的小小补充。 今天下午有个同事在新建自己的IP核时碰到了一个小问题。由于之前我已经对IP核的结构和文件组织有所了解，大致知道问题出在哪里，帮他解决了一下，做一下笔记。 ...
发表于 2012/12/14 18:19:10
阅读（5126）
[ZedBoard测评] 创建基于AXI Lite总线的vga测试IP核（三）（软件部分）
2、软件设计从PlanAhead导出硬件信息后，首先看一下SDK自动生成的system.xml文件，看看vgaIP核有木有加进来，地址是多少~看到上图的结果，就知道IP核已经添加成功了。2.1、新建工程File->New->XilinxCProject工程模板选择HelloWorld，工程名改成vga_ip_test_0，然
发表于 2012/12/14 0:08:23
阅读（10201）
[Zed测评] 创建基于AXI Lite总线的vga测试IP核(二)（巨长，慎入）
接着上篇来，这篇处理完所有硬件相关的东西，本来想把软件部分一起发，结果实在太长，自己都受不了了~再开个（三）吧！1.3、创建PL系统（vga测试IP核）1.3.1、利用向导新建IP核Step1）在XPS(XilinxPlatformStudio)中选择Hardware菜单下的CreateorImportPeripheral...选
发表于 2012/12/13 23:00:27
阅读（9298）
[Zed测评] 创建基于AXI Lite总线的vga测试IP核(一)
前面已经做了不少铺垫工作，包括用PL实现vga测试、IP核的结构和文件组织等。今天把新建vga测试IP核的整个流程整理记录一下。由于我没用做过全流程的教程，总是引用其他前辈的文章，今天打算做一个完整的文档。主要目的：学习AXILiteIP核的新建和调用，同时给出了一个完
发表于 2012/12/12 23:48:11
阅读（5539）
[ZedBoard测评]阶段小结
这几天，零零散散地做了一些测试，对于PS和PL的单独使用，PS和PL的协同工作，IP核的设计和加载都有了一定程度的了解。由于以前没有接触过Xilinx，所以对于ISE、PlanAhead、XPS、SDK等诸多开发工具都是从头学起，这次参加ZedBoard测评活动，大大缩短了我的学习周期
发表于 2012/12/11 22:03:41
阅读（4831）
[Zed测评] Xilinx IP核的结构和文件组织
前几天研究了怎么利用XPS向导新建自己的IP核，从而实现PS和PL的协同工作，逻辑使用的是《PL实现简单的VGA测试》一文中的代码，整个流程还算顺利，但由于综合和实现过程中出现了几个貌似和引脚分配相关的严重警告，总是没法生
发表于 2012/12/11 19:47:57
阅读（8300）
