最新博文
0
推荐 11522
阅读
推荐 11522
阅读
好书推荐之二：《Xilinx FPGA数字信号处理器实现》——从HDL到模型和C的描述
本书由清华大学出版社出版，何宾张艳辉编著。Xilinx大学计划推荐用书Xilinx大中华区大学计划经理谢凯年博士和MathWorks中国教育业务发展总监陈炜博士联袂作序国内首本从三个角度同时论述XilinxFPGA数字信号处理实现方法的权威著作！主要内容本书首次同时从硬件描述语言H
0
推荐 9457
阅读
推荐 9457
阅读
好书推荐之一：《Xilinx FPGA数字设计》——从门级到行为级双重HDL描述（立体化教程）
7月底，何宾老师所著的《XilinxFPGA数字设计》——从门级到行为级双重HDL描述（立体化教程）将隆重上市！本书是教育部高等学校电子信息类专业教学指导委员会规划教材、高等学校电子信息类专业系列教材！配套资源本书配套有电子课件、网络视频、书中设计文件
0
推荐 21858
阅读
推荐 21858
阅读
基于FPGA的74HC595驱动数码管动态显示--Verilog实现
一．数码管简要介绍数码管分为共阳极数码管和共阴极数码管。共阳数码管是指将所有发光二极管的阳极接到一起形成公共阳极(COM)的数码管，共阳极（COM）需接+5V才能使其工作。共阴数码管是指将所有发光二极管的阴极接到一起形成公共阴极(COM)的数码，共阴极（COM）需接GND
0
推荐 4051
阅读
推荐 4051
阅读
小荷已露尖尖角——京微雅格推出国内首款低功耗FPGA对抗Lattice
在中国电子工业“缺芯”的时代，京微雅格，作为世界上除美国外唯一自主研发并成功量产FPGA产品的公司，承载着当代中国电子人的期许和梦想，一直受到国内工程师的关注。京微雅格产品路线图日前，京微雅格不负众望，继量产集成8051/ARMCortex-M3内核的低成本、广适
0
推荐 4743
阅读
推荐 4743
阅读
0
推荐 29008
阅读
推荐 29008
阅读
新书预告——FPGA异构计算目录抢先看
书名：FPGA异构计算——基于OpenCL的开发方法第一部分基于OpenCL的FPGA开发方法第一章FPGA异构计算这一章引入了OpenCL开发方法。不论你以前是不是FPGA开发者，本章都值得阅读。本章首先介绍了异构计算的发展历程，引入FPGA异构平台。其次阐述了FPGA的发展史及其内部结构
0
推荐 12360
阅读
推荐 12360
阅读
赛灵思SDNet十年耕耘 助SDN实现飞跃
前不久，赛灵思共邀中国SDN专委会执行副主任、清华大学毕军教授在京召开新闻发布会，介绍其全新SDNet（SoftwareDefinedSpecificationEnvironmentforNetworking)软件定义规范环境，推出一种定义网络硬件的新方法，实现“软”定义网络解决方案。SDNet的横空出世，先
0
推荐 6986
阅读
推荐 6986
阅读
Altera在Arria 10中率先集成硬核浮点DSP模块，新一代产品初露锋芒！
4月23日，Altera向京城媒体宣布正在发售的Arria10FPGA集成了符合IEEE754的硬核浮点DSP模块，其FPGA浮点DSP性能方面在业界率先实现了变革。未来，该硬核浮点DSP模块技术也将集成在14nmStratix10FPGA和SoC中。采用硬核浮点DSP模块究竟能带来什么好处呢？让我们听听A
0
推荐 3004
阅读
推荐 3004
阅读
基于FPGA的SPI串口之二
SPI的另一个Verilog程序，此设计，加入fifo用以缓存发送或接收数据，同时，master与slave的transferregister通过mosi和miso相连，形成环路，此设计更符合SPI协议wfempty-->发送fifo空信号bit&nbs
0
推荐 2905
阅读
推荐 2905
阅读
基于FPGA的SPI
spi最早由motorola提出是一个种duplex、synchronous、serial通信方式主要管脚信号:mosi:masteroutput,slaveinputmiso:masterinput,slaveoutputsclk:serialclockss_n:selectsignal两个关键控制位CPOL----SPIClock
0
推荐 4952
阅读
推荐 4952
阅读
7系列FPGA远程更新最新设计方案——QuickBoot
一、概述对于成熟的电子产品，高效稳定的工作是非常重要的一项指标。而一款刚推向市场的产品则需要研发人员或者技术维护人员进行必要的维护或者更新，以求达到更稳定的效果。对于FPGA的逻辑更新来说，因为它直接贴在板卡上，如果将板卡从产品中将拆卸下来是非常的不方便
0
推荐 9427
阅读
推荐 9427
阅读
【红色飓风Nano二代测评】FIFO易错点时序分析
一直想写一篇关于FIFO的文章，这次为了给LCD(TFT)打造接口，必须添加FIFO。从而对Xilinx的FIFO进行了时序测试，发现和Altera的FIFO用法和时序基本是一样的。在读FIFO时候，有一个错误是很容易忽略的。就是没有将FIFO“读空”。可能你会觉得这怎
0
推荐 2654
阅读
推荐 2654
阅读
如何用FPGA实现显示菜单级？
网上能找到关于显示菜单级的资源，都是基于单片机或者是用软核实现的，而未检索到基于FPGA硬件，不需软核实现的菜单级，当然，基于软核有其优点，但，在此想实现一个基于FPGA硬件描述语言的菜单级工程，说白了，就是用verilog或VHDL实现，而不用C语言实现，实现功能的同
0
推荐 3362
阅读
推荐 3362
阅读
wishbone bus共享
wishbonebus多主机单从机共享wishbonebus参阅：http://blog.csdn.net/column/details/ce123-wishbone.html实现两个主设备通过共享wishbone总线访问单个从设备。modulewb_2m_1s(//WISHBONEcommonwb_clk_i,wb_rst_i,//WISHBONEMASTER1m1_wb_adr_i,m1_wb_sel_i,m1_wb_we_i,
