最新博文
1
推荐 3523
阅读
推荐 3523
阅读
Wishbone接口信号定义
所有的Wishbone接口信号都是高电平有效，设计成高电平有效的主要原因是由于低电平有效信号的书写问题，不同的设计者表达低电平有效信号的方式不同，拿最常见的低电平有效的复位信号来说，其表示方法就有_RST_I、N_RST_I、#RST_I和...
0
推荐 4136
阅读
推荐 4136
阅读
中兴通讯采用英特尔FPGA在深度学习上取得性能突破
英特尔和中兴通讯 携 手 奠 定 深 度 学 习 和 卷 积 神 经 网络（CNN）新基准。互联网搜索和人工智能领域众多公司都致力于提升该技术，例如图片搜索和匹配。中兴通讯在中国南京的一批工程师利用英特尔的中端 Arria 10 FPGA产...
0
推荐 3253
阅读
推荐 3253
阅读
Wishbone互联类型
Wishbone规范支持的互联类型有四种：点到点、共享总线、十字交叉（Crossbar）和基于交换结构 (Switch fabric)的互联。这四种互联方式在Wishbone规范中有明确的定义。如图1，点到点互联是最简单的互联方式，它允许一...
0
推荐 3971
阅读
推荐 3971
阅读
Wishbone总线标准介绍
Wishbone名字的由来根据美国韦伯斯特(Webster，1758—1843，美国词典编辑家)词典，WISHBONE是指大多数鸟类胸骨前的一块叉状型的锁骨。在名字定义初期，Silicore公司设想找一个能够反映双向总线这一特点的名字。这些...
0
推荐 3745
阅读
推荐 3745
阅读
0
推荐 6303
阅读
推荐 6303
阅读
片上总线Wishbone学习（目录篇）
最近在学习Lattice MachXO3L的EFB（Harden I2C、SPI、Timer/Counter）时，遇到Wishbone这个神奇的东西。Lattice MachXO3L等器件内部集成了硬核的I2C、SPI、Timer/Coun...
2
推荐 6308
阅读
推荐 6308
阅读
基于AXI总线的DDR仿真模型
在xilinx平台下，经常要进行基于AXI总线的IP开发。尤其是当要使用DDR时，仿真就存在很大的问题了。之前我们的解决办法是修改接口，然后连接到一个模拟DDR的寄存器组中。但这样做一方面频繁修改接口，相当麻烦；另一方面仿真行为与下...
2
推荐 7424
阅读
推荐 7424
阅读
Diamond中调用ActiveHDL仿真入门教程
1、新建my_testbench.v文件，并输入如下内容；2、Tools->SimulationWizad；3、
0
推荐 4780
阅读
推荐 4780
阅读
Diamond中，设置第三方文本编辑器（如notepad++）教程
Diamond中自带的源码编辑器并不是特别好用，我们可以自己设置自己习惯使用的第三方文本编辑器作为Diamond默认的源码编辑器。具体的步骤如下：1、
0
推荐 13112
阅读
推荐 13112
阅读
Diamond中的IPexpress入门教程
IPexpress是Lattice官方提供，集成与Diamond中的一些IP核，可以通过简单的配置以生成VerilogHDL或者VHDL的代码，以供用户实例化（调用）。一些芯片中的功能推荐使用（甚至只能使用）IPexpress来生成代码，比...
0
推荐 6731
阅读
推荐 6731
阅读
3
推荐 11588
阅读
推荐 11588
阅读
0
推荐 11294
阅读
推荐 11294
阅读
1
推荐 5664
阅读
推荐 5664
阅读
EDK之路（5）——将ise工程封装成EDK下的IP(IP创建部分)
工程目的 在很多稍大点的工程当中，都需要ise和EDK的联合开发。本文章就介绍一下将ise工程作为IP挂载到EDK的流程。为了更简单的理解整个流程，本次所挂载的ise工程采用流水灯工程，且为了更全面的说明挂载操作，还“画蛇添足”地在流...
0
推荐 4329
阅读
推荐 4329
阅读
