最新博文
0
推荐 3002
阅读
推荐 3002
阅读
0
推荐 2730
阅读
推荐 2730
阅读
0
推荐 3004
阅读
推荐 3004
阅读
例说FPGA连载98：基于HDMI的AV采集显示之板级调试
例说FPGA连载98：基于HDMI的AV采集显示之板级调试特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc ① 参考装配说明完成装配，给VIP核心板上电。② 下载例程所在的“…\e...
0
推荐 3054
阅读
推荐 3054
阅读
例说FPGA连载97：基于HDMI的AV采集显示之hdmi_controller.v模块代码解析
例说FPGA连载97：基于HDMI的AV采集显示之hdmi_controller.v模块代码解析特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc 该模块产生多分辨率的HDMI显示驱...
0
推荐 5109
阅读
推荐 5109
阅读
例说FPGA连载96：基于HDMI的AV采集显示之Verilog代码解析
例说FPGA连载96：基于HDMI的AV采集显示之Verilog代码解析特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc 本实例分为4个层级，大大小小共计25个模...
1
推荐 2257
阅读
推荐 2257
阅读
XDC约束技巧——CDC篇
介绍了XDC的优势以及基本语法，详细说明了如何根据时钟结构和设计要求来创建合适的时钟约束。我们知道XDC与UCF的根本区别之一就是对跨时钟域路径（CDC）的缺省认识不同，那么碰到FPGA设计中常见的CDC路径，到底应该怎么约束，在设计上又要...
0
推荐 2704
阅读
推荐 2704
阅读
DCM,PLL,MMCM区别和共性
The DCM is a Digital Clock Manager - at its heart it is a Delay Locked Loop. This has the ability to deskew a clock, gen...
0
推荐 2219
阅读
推荐 2219
阅读
FFT IP core
FFT IP core的总体架构分析：FFT分为fixed transform size architectture 和 variable streaming architecture。variable streaming architec...
0
推荐 4996
阅读
推荐 4996
阅读
例说FPGA连载95：基于HDMI的AV采集显示之功能概述
例说FPGA连载95：基于HDMI的AV采集显示之功能概述特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc 本实例系统功能框图如图19.1所示。以NIOS II处...
0
推荐 2615
阅读
推荐 2615
阅读
例说FPGA连载94：多分辨率HDMI显示驱动设计之板级调试
例说FPGA连载94：多分辨率HDMI显示驱动设计之板级调试特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc ① 参考装配说明完成装配，给VIP核心板上电。② 下载例程所在的“…\...
0
推荐 3106
阅读
推荐 3106
阅读
verilog 并列 连续赋值
当事件发生时，对于代码块中的非阻塞赋值语句，先计算所有非阻塞语句在【事件发生时刻】的值，(即以<=右端表达式的值)，最后才把计算出的值赋给<=左边的变量。计算过程是以代码块中语句的书写顺序进行。虽有先后顺序，但<=右端表达式中变量的值均为【...
2
推荐 3961
阅读
推荐 3961
阅读
0
推荐 2741
阅读
推荐 2741
阅读
例说FPGA连载93：多分辨率HDMI显示驱动设计之iic_protocol.v模块代码解析
例说FPGA连载93：多分辨率HDMI显示驱动设计之iic_protocol.v模块代码解析特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc该模块实现IIC总线读写底层逻辑。该模块...
0
推荐 3104
阅读
推荐 3104
阅读
例说FPGA连载92：多分辨率HDMI显示驱动设计之iic_avl_driver.v模块代码解析
例说FPGA连载92：多分辨率HDMI显示驱动设计之iic_avl_driver.v模块代码解析特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc 该模块实现Ava...
0
推荐 1862
阅读
推荐 1862
阅读
DDS信号发生器的实现
一、功能描述本工程实现DDS直接数字式频率合成器，利用正弦波相位线性增加的特点，产生正弦波和余弦波。本工程主要由3部分组成：相位累加器，相位幅度转换，数模转换器DAC（FPGA外部实现）。其中，相位累加器的高10比特用于ROM的索引地址。二...
