最新博文
0
推荐 3749
阅读
推荐 3749
阅读
例说FPGA连载100：双摄像头图像采集之ddr_avl_bridge.v模块代码解析
例说FPGA连载100：双摄像头图像采集之ddr_avl_bridge.v模块代码解析特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc 该模块用于衔接DDR2控制...
0
推荐 3450
阅读
推荐 3450
阅读
失控----FPGA去中心化设计
最近在看KK的《失控》，KK的观点刚好切合FPGA目前的发展------去中心化设计。这篇文章就来讲讲去中心化设计。
0
推荐 3612
阅读
推荐 3612
阅读
例说FPGA连载99：双摄像头图像采集之功能概述
例说FPGA连载99：双摄像头图像采集之功能概述特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc 本实例功能框图20.1如下所示。摄像头为Micron自带ISP的...
1
推荐 2738
阅读
推荐 2738
阅读
0
推荐 4025
阅读
推荐 4025
阅读
明德扬至简设计法设计的IP核加法器
明德扬至简设计法设计的IP核加法器，在Quartus II 和ISE中都有加法器的IP core，可以完成无符号数和有符号数的加、减法，支持有符号数的补码、原码操作及无符号数的加、减操作，引入了最佳流水线操作，可以方便的为用户生成有效的加法...
0
推荐 3088
阅读
推荐 3088
阅读
基于ALTERA实现的8位串行乘法器
明德扬至简设计法设计的8位串行乘法器，利用左移，然后相加，根据二进制数的权位来决定左移几位，实际上乘法结果就是被乘数乘以每一位乘以模（10）的N次方的累积和。
0
推荐 3403
阅读
推荐 3403
阅读
0
推荐 3171
阅读
推荐 3171
阅读
0
推荐 3377
阅读
推荐 3377
阅读
例说FPGA连载98：基于HDMI的AV采集显示之板级调试
例说FPGA连载98：基于HDMI的AV采集显示之板级调试特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc ① 参考装配说明完成装配，给VIP核心板上电。② 下载例程所在的“…\e...
0
推荐 3429
阅读
推荐 3429
阅读
例说FPGA连载97：基于HDMI的AV采集显示之hdmi_controller.v模块代码解析
例说FPGA连载97：基于HDMI的AV采集显示之hdmi_controller.v模块代码解析特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc 该模块产生多分辨率的HDMI显示驱...
0
推荐 5536
阅读
推荐 5536
阅读
例说FPGA连载96：基于HDMI的AV采集显示之Verilog代码解析
例说FPGA连载96：基于HDMI的AV采集显示之Verilog代码解析特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc 本实例分为4个层级，大大小小共计25个模...
1
推荐 2661
阅读
推荐 2661
阅读
XDC约束技巧——CDC篇
介绍了XDC的优势以及基本语法，详细说明了如何根据时钟结构和设计要求来创建合适的时钟约束。我们知道XDC与UCF的根本区别之一就是对跨时钟域路径（CDC）的缺省认识不同，那么碰到FPGA设计中常见的CDC路径，到底应该怎么约束，在设计上又要...
0
推荐 3090
阅读
推荐 3090
阅读
DCM,PLL,MMCM区别和共性
The DCM is a Digital Clock Manager - at its heart it is a Delay Locked Loop. This has the ability to deskew a clock, gen...
0
推荐 2668
阅读
推荐 2668
阅读
FFT IP core
FFT IP core的总体架构分析：FFT分为fixed transform size architectture 和 variable streaming architecture。variable streaming architec...
0
推荐 5366
阅读
推荐 5366
阅读
例说FPGA连载95：基于HDMI的AV采集显示之功能概述
例说FPGA连载95：基于HDMI的AV采集显示之功能概述特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc 本实例系统功能框图如图19.1所示。以NIOS II处...
