最新博文
0
推荐 6568
阅读
推荐 6568
阅读
【转】简述单口RAM、伪双口RAM、双口RAM与FIFO的区别
单口RAM与双口RAM的区别在于，单口RAM只有一套地址总线和数据总线，因此读写不能同时进行。而双口RAM有两套地址总线和数据总线，读写可以同时进行。FIFO读写可以同时进行，可以看做双口。双口RAM分为伪双口RAM（Xilinx称为Sim...
3
推荐 4296
阅读
推荐 4296
阅读
Lattice ECP3中的Programmable Slew Rate介绍
首先介绍一下什么是Slew Rate。Slew Rate即为压摆率，可以理解为1微秒或者1纳秒等时间里电压升高的幅度，单位可以为V/s，mV/ns，mV/ps和μV/ps等。
在Lattice ECP3系列的FPGA中，Slew Rate可以配置为两种模式（速度等级）：SLOW（默认值）或者FAST。（印象中，Altera 的Cyclone系列好像有四个速度等级）
2
推荐 9415
阅读
推荐 9415
阅读
【转】LVTTL、LVCOMS、SSTL和HSTL接口简单介绍
LVTTL和LVCMOS（JESD8-5，JESD8-B）
SSTL（JESD8-8，JESD8-9B，JESD8-15）
HSTL（JESD8-6）
0
推荐 5486
阅读
推荐 5486
阅读
关于桶形移位寄存器的讨论
桶形移位寄存器即循环移位寄存器，在浮点加减运算、压缩/解压缩和图像处理算法中有应用，所以稍微说明下：
例如设计一个8位桶形移位器：8位桶形移位器是有8个数据输入位，8个数据输出位和3个控制输入位的组合逻辑电路，其输出字等于输入字的循环移位，循环移位的次数由控制输入位指定。比如，如果输入字等于ABCDEFGH（每个字母表示一位），且输入控制位为101（5），则输出字为FGHABCDE
0
推荐 8437
阅读
推荐 8437
阅读
简述DLL与PLL的区别
在学习Lattice ECP3系列FPGA时，发现芯片内部集成了两个DLL和10个PLL。PLL一般可以用来分频，倍频、相位调整，而DLL也可以做到这些基本功能，那么他们之间到底有什么区别呢？下面来做一个简要的分析与总结。
3
推荐 8729
阅读
推荐 8729
阅读
2
推荐 3292
阅读
推荐 3292
阅读
高级FPGA设计——第一章：高速度结构设计
我们使用FPGA，除了实现预期功能之外，最关心的就是系统运行的速度，这是我们使用FPGA的最重要的原因。FPGA中速度包含3个指标：流量(Throughput)：每个时钟周期处理的数据量，度量为每秒的位数。时滞(Latency)：数据输入到...
0
推荐 5225
阅读
推荐 5225
阅读
Verilog-2001 之 generate 语句的用法
Verilog-1995 支持通过以声明实例数组的形式对 primitive 和 module 进行复制结构建模。而在 Verilog-2001 里， 新增加的 generate 语句拓展了这种用法（其思想来源于 VHDL 语言）。除了允许...
1
推荐 22809
阅读
推荐 22809
阅读
有一道小学数学题说开去——浅析乒乓操作
前几日，在群里有朋友问有关乒乓操作的问题。大家一起讨论了一番。觉得讨论的结果挺好的，现在总结记录下来和各位网友分享一下。首先我们来回忆一道经典的小学数学题目（也是姜昆老师的经典相声梗，听过姜昆老师讲的都暴露年龄了）：有一个水池，水池完全空的...
2
推荐 9886
阅读
推荐 9886
阅读
Soc总线比较篇（翻译Rudolf Usselmann的文章）
CroeConnect总线介绍CoreConnect总线相对比较复杂，IBM为用户提供了大量的参考文档和技术手册。为了方便用户快速的建立自己的CoreConnect应用，IBM提供了PLB、OPB、DCR、仲裁器（Arbit...
0
推荐 3030
阅读
推荐 3030
阅读
Wishbone总线仲裁器设计
在存在多个主设备的共享总线片上系统中，仲裁器是必不可少的。它决定哪个主设备可以使用总线。所有的主设备通过置高CYC_O信号向仲裁器请求使用总线，仲裁器则根据用户自定义的优先级算法确定哪个主设备可以使用总线。仲裁器的输出信号GNT0～GNTN...
0
推荐 2855
阅读
推荐 2855
阅读
Wishbone总线地址译码
在很多总线标准中，从设备必须译码所有的地址，这称为全地址译码。比如在PCI总线中，每一个从设备都必须具有32位的地址输入，并对这32位的地址进行译码以确定如何响应主设备的请求。 片上总线规范比如Wishbone规范支持部分地址译码。在部分地...
0
推荐 2456
阅读
推荐 2456
阅读
Wishbone共享总线连接示例
Wishbone共享总线连接与点到点连接同样重要。在本例中，两个主设备和两个从设备通过SYSCON实现了共享总线连接，在后续章节中，我们将使用该例子对Or1200进行基本RTL验证。系统复位后，一个或者多个主设备通过置高CYC_O请求使用总...
0
推荐 2634
阅读
推荐 2634
阅读
Wishbone总线从设备接口示例
一个8比特从设备 前文曾经指出，Wishbone总线规范是"轻量级(Lightweight)"规范，它实现起来非常简单紧凑，接口需要的互联逻辑非常少。这里给出一个Wishbone从设备的一个例子，如图21所示。该从设备由一个与门和8个D触发...
0
推荐 2616
阅读
推荐 2616
阅读
Wishbone总线规范对IP文档的要求
为了简化设计复用，Wishbone规范要求遵守Wishbone规范的IP必须同时给出Wishbone规范要求的文档。文档的作用是帮助用户理解该IP的操作以及如何将该IP核与其他IP互联。 遵守Wishbone规范的IP的文档中必须写明： ·...
