crazybird

【原创】降低设计资源的技巧(一)

在进行FPGA应用开发时可节省资源的设计技巧!

【原创】VGA显示640*480真彩色图像时FPGA存储资源不够用怎么办?

本博文主要介绍VGA显示图像存储资源不够用时可采取的解决方案。

【原创】边沿检测中需要注意的细节

本篇博文主要讲述边沿检测的误区。

【原创】modelsim与debussy联调环境的搭建

为了方便查看波形,找来了一款软件——debussy,它的一个优点是任你查看设计内信号,只需一个波形文件,如FSDB文件。而不用像modelsim那样想看某些信号,添加了之后还要重新编译仿真,浪费了很多时间,但modelsim的编译仿真功能很强大。那何不把它们的优点结合起来呢?从这个目的出发,下面即将介绍modelsim与debussy联调环境的搭建。

【原创】在verilog中调用VHDL模块

【原创】一个让我想了10秒钟的问题

多功能引脚的问题解决方案。

【原创】验证平台的搭建——应用篇

该博文主要介绍“验证平台”的使用方法。

【原创】验证平台的搭建——实现篇

本篇博文简单介绍了“验证平台”的实现过程!

【原创】验证平台的搭建——额外篇

本篇博文主要介绍altera器件库的编译,为下一篇博文《验证平台的搭建——实现篇》的方便讲解奠定基础。

【原创】验证平台的搭建——理论篇

前段时间,因为基于modelsim图形界面的对大量数据仿真的漫长时间令我失去耐心,使我不得不另找出路,于是,花了两天的时间搭了一个统一的验证平台,大大缩短了仿真的时间,即当仿真少量数据(通过观察波形)时,平台运行于图形界面下,当仿真大量数据时,平台则运行于命令形式下,从而提高了设计的效率。

【深圳之旅】最新FPGA技术发展与经验交流会

最近忙于各种事情,发现好久没上来写过博客了。趁着这几天放假,抓紧时间记录一下心得,以后也要抽空来ChinaAET网站写点东西,得把写博客的路走下去。8月30日,我参加了由ChinaAET网站和中电港联合举办的“最新FPGA技术发展与经验交流会”。那

【原创】FPGA设计中的一个小分析

在我看过的很多代码中,发现许多人在对变量赋初始值(或常量值)0时的做法各种各样,现在来分析下这几种情况对设计的影响。以对64位变量a赋初始值0为例:(1)第一种:a<=64’d0;对于这种指定变量具体位宽的代码风格,我是直接否定的,因为它不利于参数

【原创】FPGA应用(四)——电子钟

一、设计需求设计一个可以显示分、秒的电子钟模块并在红色飓风E45开发板的四个的数码管进行显示。二、设计思路首先,我们得了解板上四个八段数码管的特性进行了解。图1所示为数码管的原理图,从中可以知道数码是共阴的,即当LED_AN

【原创】第一次见到的Verilog HDL语法

最近在看代码的时候,不小心发现了在表示变量位宽范围时用到了+:、-:这样的符号。这种用法还是第一次见到的,也许是我太孤陋寡闻了。经过一番的查询,终于知道了它的用法和意义了。它的表示方法如下所示:a[j+:k];或&n

【原创】FPGA应用(三)——按键控制led

一、设计需求设计一个按键控制led的功能模块,即一个按键控制一个led。随着每一次按键的按下,led就按照亮、灭交替显示。二、设计思路本次使用的按键为机械弹性开关按键,但由于机械触点的弹性作用,按键闭合时并不能马上接通,同