crazybird

【原创】vivado图形界面的几种启动方式

【原创】关于vivado几个参数的设置

【原创】一个完整的vivado工程搭建

【原创】VS2012中生成的对话框太丑了,怎么办?

【原创】基于两种模式下的同步FIFO设计

所谓FIFO就是先进先出的意思,通俗的说,就像数据从一个管道的一端进去而从管道的另一端输出。FIFO是一个没有地址端口的存储器,它依靠内部写指针(指定写数据的位置)和读指针(指定读数据的位置)来进行数据的存储或读取。FIFO有同步FIFO和异步FIFO之分。它们的区别是

【原创】AXI4 LITE接口模板

记一记,写一写,就不怕忘了;同时还能帮到别人一点点,是多么快乐的一件事~~~/****************************Copyright************************************ ...

【原创】在FPGA中使用for循环一定浪费资源吗?

【原创】hex格式理解

【原创】bmp转mif、coe或hex软件发布及使用介绍

【原创】降低设计资源的技巧(一)

在进行FPGA应用开发时可节省资源的设计技巧!

【原创】VGA显示640*480真彩色图像时FPGA存储资源不够用怎么办?

本博文主要介绍VGA显示图像存储资源不够用时可采取的解决方案。

【原创】边沿检测中需要注意的细节

本篇博文主要讲述边沿检测的误区。

【原创】modelsim与debussy联调环境的搭建

为了方便查看波形,找来了一款软件——debussy,它的一个优点是任你查看设计内信号,只需一个波形文件,如FSDB文件。而不用像modelsim那样想看某些信号,添加了之后还要重新编译仿真,浪费了很多时间,但modelsim的编译仿真功能很强大。那何不把它们的优点结合起来呢?从这个目的出发,下面即将介绍modelsim与debussy联调环境的搭建。

【原创】在verilog中调用VHDL模块

【原创】一个让我想了10秒钟的问题

多功能引脚的问题解决方案。