加班猫

如果我那天发财了,我会告诉你,我比你强的地方就是,我知道你不知道,你知道的都是废话。

vivado使用modelsim仿真细节考虑

至于modelsim路径设置大家都是知道的。关键compiled library localtion设定路径问题。我开始一直以为是仿真的临时目录,后来才知道是xilinx预先编译的仿真库文件所在位置。所以必须先执行仿真库预编译方式。

FPGA时序技巧

FPGA写代码写久了需要点技巧。程序健壮性,稳定性很需要考虑。 比如说一个例子,把一个RAM的数据写入另外一个RAM中。 新手肯定是读一个写一个。关键问题是,RAM的厂家的IP读数据过程是会有一个时钟或者2个时钟延时问题。所以...

cyclone V GT设计要点

CYCLONE V是2012一批产品了。我当时记得只用了普通逻辑设计。没有带收发器的功能设计。现在带了收发器,所以有必要总结下设计要点。 1. cycloneV的 内核电压是1.1v,收发器也是1.1v,这个需要主要有个上电时序要求。...

关于安装vivado2017版本,安装vc++ 2015运行库失败

最近用服务器安装windows7 64位操作系统,然后又安装vivado软件。结果vivado安装到最后的时候,弹出vc++2015 运行库不正常。 弹出的信息是设置失败,0x800b010a,无法建立到信任根颁发机构的证书链...

ARRIA10开发设计要领

估计大概明年很多人就会用arria10做网络平台加速了,还有安防的视频加速算法,无线小基站,或者arria10做机器视觉平台。这些都是明年2018的可能要做的事情。 arria10虽然吹了这么几年,但是芯片还是有些b...

关于FPGA图像处理算法验证板

淘宝网和电子论坛,卖开发板都是烂大街了。说实在的,视频处理开发板也是挺多的。但是说实在,总感觉很多fpga图像处理板子,无非简单利用摄像头做做图像插值,滤波器,二值化处理。 但真正项目有这么简单吗?图像处理最基本...

altera RAPIDIO使用

‍用altera‍的RAPIDO‍核‍,‍明白‍核‍‍总线‍中master‍和slave‍,master‍是‍对方‍操‍自己‍设备读写‍的‍。slave‍是‍操作‍自身‍或者‍对方‍的

nios操作cfi

nios操作cfi有个重要的参数就是读写保持,等待时间。这个从小芯片手册参考。

关于nios使用ddr2,DDR3

好久没有写博客。最近使用nios调试rapidio,无意中用DDR3‍做nios‍的‍缓存‍。‍‍结果‍有些‍问题‍。‍第一个‍,nios2‍操作DDR‍的‍总线‍时钟‍必须‍大于‍或者‍等于DDR‍的‍输出‍时钟‍,‍否则‍中断‍函数‍异...

这世界也只有加班猫告诉你什么叫FPGA时序约束

关于FPGA时序文章很多。 这个世界总有有些人天天跟你背书背的知识,如果你问他深层次的问题,他根本不知道为什么。 但中国这个技术环境,貌似赚钱跟技术深入没啥多大的关系。随便学习下安卓开发,就能拿个二三万的工资,花风投的钱。 ...

vivado 自定义的IP加fifo单元注意点

对于自定义IP没啥好说的。有个问题就是如果自己的IP要用xilinx公司的IP,这个时候特别注意是FIFO这个IP。在左边的simulation的栏目中,展开FIFO的IP,要把GLBR.V这个复位文件选择不要在仿真。否则用vivado仿真...

vivado 联合modelsim 仿真,关于libxil_vsim.dll

Error: (vsim-PLI-3002)

ZYNQ的VDMA设计详解

破解BFM文件。vivado_2014_4_2015_2_64bit .rar把helloworld.c里的代码修改如下:

xilinx的RGMII 的PHY层逻辑设计(1)

AC701的DDR3测试读写(2)