推荐博客
-
-
本博客发布的个人原创精品----嵌入式系统技术文章，欢迎大家参考学习，并转发分享！ -
-
-
-
-
-
-
-
-
-
最新博文
0
推荐 40
阅读
推荐 40
阅读
《答疑解惑》之Win10中USB dongle license安装方法详解
最近就有很多读者反映，在Window 10 64-bit系统中安装CodeWarrior IDE的Dongle License时遇到无法使用的问题，本文收集整理了NXP community上的相关帖子并亲自动手实践验证，在此分享解决方案，希望对大家有所帮助。
0
推荐 54
阅读
推荐 54
阅读
静态程序编译链接与加载（五）链接脚本大作战
在程序编译的过程中，链接脚本起了非常大的作用，对各个.o文件，如何组合，VMA与LMA如何定义，都由这个文件来决定。下面，针对链接脚本，进行一系列的实验。一、最简单链接脚本，代码段和数据段，合成一个segment链接脚本如下图所示：数据段，紧跟代码段代码段和数据，
0
推荐 51
阅读
推荐 51
阅读
静态程序编译链接与装载（四）ELF程序如何执行
ELF有执行视图，那么ELF是怎么执行的起来的呢？这里，分为2个进行说明：一、CPU在EDA上，仿真执行ELF在验证环境中，会有一块memory，专门用来放置CPU要执行的指令，以及访问的数据。而verilog提供了$memreadh系统函数，可以将hex文件，直接载入到memory中。因此只要将EL
0
推荐 32
阅读
推荐 32
阅读
静态程序编译链接与装载（三）segment分析以及链接视图与执行视图
程序通过编译，链接生成ELF可执行之后，如果要被执行，是需要装载到内存当中，然后去执行的。那么装载的过程，应该是如何装载的？是按照链接时候的section为单位进行装载吗？下面，就要基于这个问题，进行分析。链接的时候，是通过section进行组合，得到最终的ELF，但是
0
推荐 32
阅读
推荐 32
阅读
静态程序编译链接与装载（二）编译链接以及ELF中section详细分析
在编译之后，也就是makecompile，将a.c文件，转换成a.s。a.c和a.s如下图所示：程序被切分成了如下的一些段：1个代码段,.text函数main2个数据段，.data全局变量global_init_a静态局部变量static_a2个COM段，.comm变量global_noinit_b变量static_b得到.s之后，就可以使用a
0
推荐 34
阅读
推荐 34
阅读
静态程序编译链接与装载（一）问题的引入以及工具介绍
关于程序的编译链接与装载，有一些问题一直没有弄得很清楚。这次花了不少精力，把这些问题，好好研究了一番。在学习的过程中，熟读了<<程序员的自我修养-链接、装载与库>>这本书，收获良多。强烈推荐这本书。此次系列文章，是针对静态编译，动态编译太多复
0
推荐 73
阅读
推荐 73
阅读
ARMv8之exclusive操作（三） exclusive monitor
为了支持exclusive操作，硬件会增加exclusivemonitor来支持。一、exclusivemonitorexclusivemonitor分为2类：localmonitor:实现在cpu内部，针对cacheable属性地址进行监测globalmonitor：实现在cpu外部，针对non-cacheabal属性和device属性地址进行监测从上图，能够看出
0
推荐 74
阅读
推荐 74
阅读
ARMv8之exclusive操作（二）exclusive操作例子
之前，提到了为什么要引入exclusive操作。ARM对于exclusive操作，新增了exclusive指令。下面以一个例子，来说明下，这个是如何工作的。以以下代码进行说明，标准的抢锁代码：;voidlock(lock_t*ptr)lock:;isitlocked?LDXRW1,[X0];LoadcurrentvalueoflockCMPW1,#LOCKED;Co
0
推荐 54
阅读
推荐 54
阅读
IES low-power中的set_sim_control命令
在使用IES工具，进行low-power仿真时，会遇到仿真非0时刻上电的模块，initial语句没有执行，造成内部的一些信号为x态，影响仿真结果的情况。对于这种问题，可以在upf文件中，加入set_sim_control命令，来控制。initial语句，是在仿真的0时刻开始执行。如果模块是在仿真
0
推荐 131
阅读
推荐 131
阅读
清华大学出版社《Altera FPGA伴你玩转USB3.0与LVDS》
清华大学出版社《Altera FPGA伴你玩转USB3.0与LVDS》 pdf下载链接：https://share.weiyun.com/5NqcwR7 pdf下载链接：https://share.weiyun.com/5NqcwR7
0
推荐 102
阅读
推荐 102
阅读
勇敢的芯伴你玩转Altera FPGA连载104：AD和DA联合测试
勇敢的芯伴你玩转Altera FPGA连载104：AD和DA联合测试特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 功能简介 该实例工程的功能框图如图10.80...
0
推荐 88
阅读
推荐 88
阅读
sv的dvfs的时钟实现
在cpu的验证中，需要进行dvfs的验证，也就是在仿真过程中，时钟周期不再是固定的周期，而且时钟也不是一直有效。在这种情况下，对于时钟的生成，就不能用简单的时钟生成代码来实现：regclk;initialbeginclk=0;forever#HALF_PERIODclk=~clk;end此时要用稍微复杂的时钟代
1
推荐 1148
阅读
推荐 1148
阅读
0
推荐 1169
阅读
推荐 1169
阅读
0
推荐 97
阅读
推荐 97
阅读
勇敢的芯伴你玩转Altera FPGA连载103：基于数码管显示的AD采集实例
勇敢的芯伴你玩转Altera FPGA连载103：基于数码管显示的AD采集实例特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD AD芯片接口概述AD芯片TLC549的控制使用了比...
