最新博文

1
推荐
3398
阅读

我电《微机原理》课程改革检讨之我见

《微机原理与接口技术》这门课程是工科非计算机专业一门非常重要的课程。课程担负着介绍整个计算机系统工作原理的任务,是整个工科非计算机类专业基础知识学习和技培养中非常重要的一环。但也是目前争议最大、改革呼声最高但又改革难度最大的一环。
0
推荐
134
阅读

勇敢的芯伴你玩转Altera FPGA连载33:可综合的语法子集4

勇敢的芯伴你玩转Altera FPGA连载33:可综合的语法子集4特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1i5LMUUD 连续赋值:assign,问号表达式(?:)。Assign用于直接...
0
推荐
3612
阅读

挖坑:通信悲歌

近日通信行业大牌公司中兴通信的42岁经理欧先生纵身一跃,结束了自己的生命,令人扼腕叹息。在诸多评论文字中,有这样一篇还算客观:
1
推荐
3492
阅读

谈谈EDA技术(一)

上一篇文章谈了谈数字集成电路与系统,也重点谈了谈
0
推荐
142
阅读

勇敢的芯伴你玩转Altera FPGA连载32:可综合的语法子集3

勇敢的芯伴你玩转Altera FPGA连载32:可综合的语法子集3特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1i5LMUUD 多语句定义:begin…end。通俗的说,它就是C语言里的 “{...
0
推荐
112
阅读

勇敢的芯伴你玩转Altera FPGA连载31:可综合的语法子集2

勇敢的芯伴你玩转Altera FPGA连载31:可综合的语法子集2特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1i5LMUUD 参数定义:parameter。Parameter用于申明一些常量...
1
推荐
4248
阅读

填坑:你可能学了假的数字集成电路——从ISSCC文章分析数字电路与数字系统的区别(二)

这个坑挖得太久了,
0
推荐
235
阅读

cadence vmanager(十) vplan与vmanager结合使用的例子

下面,用vplan与vmanager结合使用,来对一个验证环境,实现MDV的验证。所验证的DUT,以及搭建的验证环境,是根据testbench.in网站上的systemverilog的demo来搭建的。demo的网站如下:http://www.testbench.in/SL_00_INDEX.html本demo,是使用vmanager的本地模式,如果使
0
推荐
141
阅读

cadence vmanager(九) vplanner介绍

验证计划,是整个验证的基础,这个会指导后面的验证过程。cadence提供了vplanner工具,对验证计划的管理,并且还提供了,各个feature和环境中coverage,checker的对应。将来在vmanager中,可以可视化的看到,各个feature的验证情况以及进度。一、vplanner软件的启动vpla
0
推荐
143
阅读

cadence vmanager(八) vmanager生成文件说明

vmanager在启动一个session之后,在生成很多文件,下面对这些文件,简要进行说明。下图是vmanager文件层次结构:顶层TOP-dir:是在vsif中,指定的session的顶层目录chain_N:此次session,生成文件指定的位置,默认是chain_0,可以在启动vsif文件时,指定已存在的sessio
0
推荐
170
阅读

cadence vmanager(七) vsif文件介绍

vsif(verificationsessioninputformatfile),是vmanager启动一个session,必备的一个文件,该文件,指定了待运行的test。vmanager工具,会从该文件中,提取出test以及test的run命令,使用自带的runner去运行这些test的run命令,并且收集run的结果,最后集中显示。vsif
0
推荐
153
阅读

勇敢的芯伴你玩转Altera FPGA连载30:可综合的语法子集1

勇敢的芯伴你玩转Altera FPGA连载30:可综合的语法子集1特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1i5LMUUD 所谓可综合的语法,是指硬件能够实现的一些语法,这些语法能够被ED...
0
推荐
200
阅读

勇敢的芯伴你玩转Altera FPGA连载29:语法学习的经验之谈

勇敢的芯伴你玩转Altera FPGA连载29:语法学习的经验之谈特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1i5LMUUD FPGA器件的设计输入有很多种方式,如绘制原理图、编写代码或是调...
0
推荐
3561
阅读

新征程号角吹响……

最近,电子科技大学出了个大新闻。比以往的很多新闻都要大。一时间激起千层浪。这个大新闻就是时隔15年以后,电子科技大学再一次对院系做出重大调整。这一次调整力度之大,甚至超过了以往任何一次。因为它触及到了从成电成立61年以来的最基本的办学架构。
0
推荐
4085
阅读

2017年秋季成渝地区FPGA开发者聚会侧记

《电子技术应用》杂志主办的2017(秋季)成渝地区FPGA开发者聚会在成都举行。来自业界的FPGA开发者欢聚一堂,交流学习了FPGA开发的新技术,新工具,新应用。