老莫

几篇务虚的文章系列之九……ZYNQ向何处去5?

OpenCL和一般的C2H的区别前面已经谈到了。现在谈谈A的FAE怎么给黑X的AutoESL的。A的FAE觉得X的AutoESL最大的问题还是和老的C2H的老毛病一样。一个普通的C如何把空间上的并行性表现出来?而OpenCL就是为了GPU开发而生的,GPU本身就是由大量并行的PE构成的,是一种并行处

几篇务虚的文章系列之八……ZYNQ向何处去4?

上周末去厦门参加了Altera的大学教师会议,会上认识了几位Altera的工程师,都是我大成电的优秀学子,估计和木易师姐一般大。聊了一下关于OpenCL的话题。但由于最近已经忙得不可开交,今天只能见缝插针的说几句。OpenCL和一般的CtoH的工具是有很大不同的,其关键在于Open

几篇务虚的文章系列之七……ZYNQ向何处去3?

今天上午被学校教务处安排去讲了一堂公选课,说是面向电子设计大赛培训的,还安排的是一个大教室。本以为会锣鼓喧天,人山人海的。结果过去看了下在那的人稀稀拉拉,没几个人。打电话问教务处是不是时间地点错了,结果教务处的回答是:周末上选修课就是这样子的啦&helli

几篇务虚的文章系列之六……ZYNQ向何处去2?

Bingo小朋友果然有料,这么快就开始爆料了。做的工作也确实不少,七七八八的量也很大。不过年轻人嘛,遇事激动是很正常的。一来就是惊天动地XXXX。这个嘛,作为ZedBoard这个新板子,在资料不齐的情况下做到今天这样,应该是做了很多工作的。但是这就算是惊天动地了,只

几篇务虚的文章系列之五……ZYNQ向何处去1?

稍微吐槽了一下binggo小朋友,年轻人就开始激动了……不过我发现了一个问题,binggo小朋友好像从来不投我的票,但是他的票我倒是经常投,这……。可重构这玩意是10多年来可编程逻辑研究领域热议的话题,不过随着越来越多的人过来趟这趟浑水,这

几篇务虚的文章系列之四……谁嵌入谁,这是一个问题 4

上文一提到名人binggo,马上就就引来了围观。但不幸的是围观的多,投票的少……真是不爽啊。最近这几天天天加班到深夜,到这个时候才能抽空挤点牙膏,写点零零散散的想法。上文提到,仅仅是接口的灵活设计不足以支撑往处理器里面嵌入FPGA。那到底是什么应用

几篇务虚的文章系列之三……谁嵌入谁,这是一个问题 3

最近实在太忙,于是只能抽时间写一点是一点了。前面有朋友提到,FPGA最大的优势在于灵活性,但是灵活不是无代价的。FPGA的灵活性是依靠其大量冗余的编程电路来实现的。如果嵌入了可编程逻辑电路和“过度设计”相比较,“过度设计”所浪费的晶体管与

几篇务虚的文章系列之二……谁嵌入谁,这是一个问题 2

谁嵌入谁,本质上是一个任务划分与优化的问题。对于FPGA而言,其最适用的场景应该具备如下特征:1、数据吞吐量大,处理速度要高,否则不用专门设计专用逻辑。2、应用需求特殊,不然可以用通用的硬件加速器解决,而这里加速器会与CPU一起集成为SoC的形式。3、批量不大,

几篇务虚的文章系列之一……谁嵌入谁,这是一个问题 1

其实把ARM和FPGA结合起来并不是什么新的想法,这个想法已经早在10年前就出现了。当时Altera就曾经尝试过把ARM嵌入到自己的FPGA中。但很不幸的是这一想法在当时并未获得成功。其原因很多,包括工具链的不完善、市场接收程度等等。但我个人认为最重要的还是没有解决一个最

一个在DE系列开发板中蛋疼而反复出现的问题

这个问题是很久之前遇到的,当时是用的DE2开发板,当时解决了。不过最近又有学生遇到了,还是在DE3的开发板上。看来这好似一个共性问题需要解决的。于是把当时的记录翻出来给大家看看,希望大家在娱乐之余,对这个问题加以注意:搞一个VGA和小G同学做的图像处理IP

ZedBoard板体验(五)——最终总结

双节刚过,在这里带给大家迟到的祝福哈!中秋团团圆圆,国庆举国欢庆,大家都吃好、完好、休息好了,现在又回到自己岗位上来了,接着是事业忒有成!在放假之前已经转交板子给下一位使用者了,很抱歉现在才发这篇

IQ调制、成型滤波及星座映射

现代通信中,IQ调制基本上属于是标准配置,因为利用IQ调制可以做出所有的调制方式。但是IQ调制到底是怎么工作的,为什么需要星座映射,成型滤波又是用来干嘛的。这个呢,讲通信原理的时候倒是都会泛泛的提到一下,但由于这部分不好出题,所以通常不会作为重点。但换句话

ZedBoard板体验(四)——无奈的音频……

继上一篇OLED点亮已经有一段时间了,一直在调着音频接口,当然由于最近各种事情各种忙,所以调试的时间也是有限的,又由于对软件的不熟悉出现了一些问题,同时也得到了一些经验。下面与大家分享分享,在问题上也一起探讨探讨。1、硬件配置框图&

吓.....

今天通信学院来了一帮老同志、老校友参观……老到多老呢……就是当年修老校区主楼的时候参加过义务劳动的~~~~一进门书记让我介绍一下,说实话见到这么些老专家心里有点颤抖。不过还好,还是走上去了。不过这个时候我见到了一个人,我瞬间

蛋疼的位宽扩展……兼论C2H

最近在写点小论文,又捡起了Verilog来用用。但是发现了很蛋疼的事情……出来的结果总是不对~~~~~由于这是一种新的算法,所以我不太确定到底是我系统架构上有什么缺陷,还是说本身代码有什么问题,疑惑是都有问题……一开始老是想搞