FPGA定点小数计算（二）——除法运算
0 引言在四则运算中，除法最为复杂，在时间上和空间上的开销都比较大。因此很多算法都极力避免进行除法运算，或者采用其他的方案来代替除法运算。但是，除法运算作为基本的四则运算之一，在很多情况下依旧是不可避免的。近年来，陆续出现了很多种除法实现算...
发表于 2018/5/13 14:39:07
阅读（10267）
FPGA定点小数计算（一）
所谓定点小数，就是小数点固定地隐含在某一位置上的数据。的位置是固定的。我们是要用整数来表示定点小数，由于小数点的位置是固定的，所以就没有必要储存它（如果储存了小数点的位置，那就是浮点数了）。既然没有储存小数点的位置，那么计算机当然就不知道小...
发表于 2018/3/24 20:05:36
阅读（3846）
FPGA定点小数计算（零）
首先，说明一下，这一系列的博文是对之前一段时间写的几篇文章的一个整理，在原有文章的基础上添加一些基本的理论。优化文章结构等。
发表于 2018/3/24 18:18:24
阅读（4741）
一种借助EBR实现数据延时的方法
数据延时线（Delay Line）在数字信号处理中具
有广泛的应用，例如FIR滤波器设计中就会需要用到数据延时线。实际上，在绝大部分的Pipeline设计中都会需要用到数据延时。本文介绍一种基于EBR（Embedded Block RAM，Xilinx叫做BRAM，Altera叫做Embedded memory）的数据延时的实现方法。
发表于 2018/3/11 20:33:24
阅读（2715）
信号完整性分析——数字电路中时钟抖动（Jitter）
随着通信系统中的时钟速率迈入GHz级，抖动这个在模拟设计中十分关键的因素，也开始在数字设计领域中日益得到人们的重视。在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。不仅如此，它还会导致通信链路的误码率增大，甚至限...
发表于 2018/2/27 15:15:41
阅读（34609）
【转】JESD204标准解析，为什么我们要重视它？
一种新的转换器接口的使用率正在稳步上升，并且有望成为未来转换器的协议标准。这种新接口——JESD204——诞生于几年前，其作为转换器接口经过几次版本更新后越来越受瞩目，效率也更高。随着转换器分辨率和速度的提高，对更高效率接口的需求也随之增长...
发表于 2018/2/23 11:07:40
阅读（3185）
静态时序分析之——Diamond时序报告分析简明教程（一）
注：原文作者为小诸葛叶，原文地址：http://www.cnblogs.com/xiaozhuge/p/6442248.html
发表于 2018/1/25 15:07:13
阅读（3979）
Lattice Diamond的PMI原语使用简明教程
PMI (Parameterized Module Instantiation) ，即参数模块实例化，是一种便捷的例化Lattice标准Module的方式。从功能实现角度来说，PMI能够实现的，IPexpress（或者Clarity）都能够实现；从使用的角度来说，例化PMI模块，和我们平时例化其他的模块，几乎没有任何区别。
发表于 2018/1/19 9:40:10
阅读（4361）
Lattice Video Frame Buffer IP调试笔记
最近几天在Lattice的EVDK开发板上验证调试了Video Frame Buffer的IP，期间遇到一些问题，在大牛的帮助下，终于解决了，今天来分析总结一下。
发表于 2018/1/12 15:15:28
阅读（3160）
一个关于Diamond中的Reveal如何选用参考时钟的问题
最近在调试DDR3的时候遇到一个奇怪的问题，经过一段时间的排查定位，最后发现是Reveal引起的，下面来简单地总结一下。
发表于 2018/1/9 9:40:39
阅读（3431）
【转】SerDes扫盲
FPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。从PCI到PCI Express, 从ATA到SATA，从并行ADC接口到JESD204, 从RIO到Serial RIO,…等等，都是在借助SerDes来提高性能。SerDes是非常复杂的数模混合设计，用户手册的内容只是描述了森林里面的一棵小树,并不能够解释SerDes是怎么工作的。SerDes怎么
发表于 2018/1/4 17:22:24
阅读（11152）
EVDK DDR3 Demo调试笔记（关于VREF的问题）
昨天在调试Lattice EVDK开发板上的DDR3 Demo时，遇到一个莫名其妙的问题，今天来总结一下，并与大家分享。一、问题描述在Demo的顶层文件ddr3_test_top.v中有如下几句话： input test1;outpu...
发表于 2017/12/27 10:04:32
阅读（4077）
Diamond使用Clarity生成的IP插入Reveal后无法综合的解决方案
问题描述：
某个工程里面使用了Clarity生成的IP，并直接将Clarity生成的sbx文件导入到工程中。在未使用Reveal功能之前，一切正常。但是当插入Reveal功能时，发现此时使用Synplify Pro综合和报错，说IP的某个文件重复了（而实际上并没有重复），因此综合失败。因为这些文件是必须的，所以解决方式肯定不是删除这些文件。
发表于 2017/12/19 11:21:09
阅读（1954）
Diamond无法完成PAR的解决方案
当RTL逻辑较为复杂时，尤其是使用了多个EBR和MULT时，采用Diamond默认的Strategy时，有的时候会无法成功的PAR（P and R， Place and Route），或者PAR的速度特别慢。这个时候，我们可以尝试修改Strategy来解决这一问题。
发表于 2017/12/18 9:04:35
阅读（3061）
