Wishbone总线周期之单次写操作
标准单次写周期12显示的是标准单次写周期的时序图。图12 标准单次写周期总线协议的执行流程如下：时钟上升沿0：·主机将有效地址置于ADR_O()和TGA_O()上；·主机将有效数据置于DAT_O()和TGD_O()上；·主机将WE_O置位，...
发表于 2017/7/10 15:10:02
阅读（1912）
Wishbone总线周期之单次读操作
单次读/写操作每次操作只完成一次读或者写，是最基本的Wishbone总线操作方式。规则3.75：所有支持单次读或者单次写周期的，主机和从机接口都应满足下文给出的相关时序要求。允许3.50：Wishbone主设备或者从设备也可以不支持单次读/...
发表于 2017/7/10 14:41:27
阅读（3364）
Wishbone总线周期之特殊信号及标签信号
如何使用STB_O规则3.60：主机接口的ADR_O、DAT_O()、SEL_O()、WE_O和TAGN_O信号与STB_O香瓜。允许3.40：如果主机不产生等待状态，可以将STB_O和CYC_O信号合并为一个信号。注意3.55：在整个传输...
发表于 2017/7/10 13:48:08
阅读（1533）
Wishbone总线周期之握手协议
握手发生在主设备和从设备之间。握手协议是主设备和从设备在握手时所遵守的共同规则。除了，B3版中的标准模式之外，B4版的Wishbone官方手册中还新增了流水线模式。下面将依次进行介绍。标准Wishbone协议如图7所示，当主机准备传输数据时...
发表于 2017/7/10 12:30:21
阅读（2461）
Wishbone总线周期之复位操作
一个总线周期由多个不可分的时钟周期构成，完成单次读/写操作、块读/写操作或者读改写操作。总线周期也分为单次读/写周期、块读/写周期和读改写周期。一次块读/写总线周期完成多次数据读/写操作。一般情况下，一次操作由主设备和从设备控制信号间的一次...
发表于 2017/7/10 9:46:15
阅读（1574）
Wishbone接口信号定义
所有的Wishbone接口信号都是高电平有效，设计成高电平有效的主要原因是由于低电平有效信号的书写问题，不同的设计者表达低电平有效信号的方式不同，拿最常见的低电平有效的复位信号来说，其表示方法就有_RST_I、N_RST_I、#RST_I和...
发表于 2017/7/9 19:38:17
阅读（2077）
Wishbone互联类型
Wishbone规范支持的互联类型有四种：点到点、共享总线、十字交叉（Crossbar）和基于交换结构 (Switch fabric)的互联。这四种互联方式在Wishbone规范中有明确的定义。如图1，点到点互联是最简单的互联方式，它允许一...
发表于 2017/7/7 21:39:22
阅读（1791）
Wishbone总线标准介绍
Wishbone名字的由来根据美国韦伯斯特(Webster，1758—1843，美国词典编辑家)词典，WISHBONE是指大多数鸟类胸骨前的一块叉状型的锁骨。在名字定义初期，Silicore公司设想找一个能够反映双向总线这一特点的名字。这些...
发表于 2017/7/7 21:29:09
阅读（2179）
片上总线概述
随着超大规模集成电路的迅速发展，半导体工业进入深亚微米时代，器件特征尺寸越来越小，芯片规模越来越大，可以在单芯片上集成上百万到数亿只晶体管。如此密集的集成度使我们现在能够在一小块芯片上把以前由CPU和外设等数块芯片实现的功能集成起来，由单片...
发表于 2017/7/7 20:58:35
阅读（2514）
片上总线Wishbone学习（目录篇）
最近在学习Lattice MachXO3L的EFB（Harden I2C、SPI、Timer/Counter）时，遇到Wishbone这个神奇的东西。Lattice MachXO3L等器件内部集成了硬核的I2C、SPI、Timer/Coun...
发表于 2017/7/7 16:05:39
阅读（4136）
Diamond中调用ActiveHDL仿真入门教程
1、新建my_testbench.v文件，并输入如下内容；2、Tools->SimulationWizad；3、
发表于 2017/7/4 21:55:50
阅读（5837）
Diamond中，设置第三方文本编辑器（如notepad++）教程
Diamond中自带的源码编辑器并不是特别好用，我们可以自己设置自己习惯使用的第三方文本编辑器作为Diamond默认的源码编辑器。具体的步骤如下：1、
发表于 2017/7/4 21:32:24
阅读（2673）
Diamond中的IPexpress入门教程
IPexpress是Lattice官方提供，集成与Diamond中的一些IP核，可以通过简单的配置以生成VerilogHDL或者VHDL的代码，以供用户实例化（调用）。一些芯片中的功能推荐使用（甚至只能使用）IPexpress来生成代码，比...
发表于 2017/7/4 21:22:13
阅读（8085）
