Felix

技术源于积累,成功始于执着! 个人邮箱:justlxy@mail.dhu.edu.cn QQ:1576109464

ECP5 MSPI模式配置Flash出错的解决方法

今天在调试ECP5时,出现一个奇怪的现象,就是无法下载新的配置文件到Flash中了!!!

推荐两个国外的FPGA学习资源网站

第一个是大名鼎鼎的OpenCore,第二个是Jean P. Nicolle的个人分享网站fpga4fun。下面分别简单介绍一下:

推荐几份Verilog的进阶学习资料

如本文标题所示,这些资料并不适合初学者,而是是否有一定基础的学习者,想进一步提高巩固的。资料来自Sunburst Design(一家知名的Verilog&System Verilog(UVM)培训团队),作者为VSG(Verilog Sta...

【转】System Verilog的概念以及与verilog的对比

SystemVerilog是一种硬件描述和验证语言(HDVL),它基于IEEE1364-2001 Verilog硬件描述语言(HDL),并对其进行了扩展,包括扩充了C语言数据类型、结构、压缩和非压缩数组、 接口、断言等等,这些都使得Syst...

聊一聊HDL仿真器基本原理

今天来聊点有意思的东西,FPGA开发者或者数字IC开发者常用的HDL仿真器的基本原理。即Modelsim、ActiveHDL等仿真器的基本原理。

推荐一本书——Digital Logic Design Using Verilog

昨天无意中发现一本书,花了几个小时仔细阅读了一下,感觉还不错,推荐给大家。这个本书的风格和杭州电子科技大学的潘松老师出的《EDA技术实用教程——Verilog_HDL版》的风格比较相像,不是一本单纯的Verilog语法书,而是用很多简单的例子来分析Verilog的语法特性。书的作者是一个印度人,分别在Shivaji University(希瓦吉大学)和Indian Institute of Tec

图像插值理论研究——适合FPGA实现的9点插值法

前面的一篇文章中介绍了两种插值方法,最近邻插值和(双)线性插值:http://blog.chinaaet.com/justlxy/p/5100052604

FPGA定点小数计算(Verilog版)第六篇——平方根运算

好久之前挖的坑,今天终于给填上了,本文所介绍的平方根运算的VHDL源码来自OpenCore,有兴趣的可以自行下载阅读。本想直接找一个Verilog版本的,来参考参考的,结果找了好久都没有找到……于是乎,花了两天时间补习了一波VHDL,勉强能够看懂写的是嘛意思了……至于VHDL,实在是无力吐槽了,太变态了,还是Verilog好,哈哈哈……

MIPI扫盲系列博文(目录篇)

MIPI扫盲博文目录篇,主要内容包括D-PHY、CSI-2、DSI、DBI、DCS和Lattice CrossLink等内容。

MIPI扫盲——Lattice CSI-2 / DSI DPHY Receiver IP介绍

Clarity提供的MIPI D-PHY IP主要有两种,一种是Module(不需要License),另一种是正式的IP(需要License)。如下图所示:

MIPI扫盲——Lattice CrossLink介绍

CrossLink是Lattice公司近期发布的一款主要面向MIPI接口的,采用40nm工艺制造的FPGA。CrossLink内部拥有1个或者2个MIPI D-PHY的硬核(还可以再使用Soft Core IP再实现一个D-PHY),并支持MIPI DPI、MIPI DBI、MIPI DSI、MIPI CSI-2、SLVS200、SubLVDS、HiSPi、CMOS camera接口等多种协议或者

FPGA定点小数计算(Verilog版)第七篇——平方根倒数运算(使用John Carmack方法)

有一段时间没有写博客了,突然想提前前一段时间挖的坑,所以决定今天来填一下……其实,这一篇原本打算写的是采用牛顿迭代法的平方根运算的博文,现在改为平方根倒数运算,很显然就是之前的尝试失败了……为什么说是失败了呢?主要原因就是相比于其他的求平方...

【转】Verilog 流水线设计(Pipeline)

本文从四部分对流水线设计进行分析,具体如下: 第一部分什么是流水线 第二部分什么时候用流水线设计 第三部分使用流水线的优缺点 第四部分流水线加法器举例

FPGA定点小数计算(Verilog版)第五篇——浮点小数转换为定点小数

用FPGA实现定点运算,相对于浮点运算来说,开销要小很多(时间上和空间上的)。但是在某些特定的场合,如多机协同处理等,要求FPGA的输入数据(或者是输出数据)为浮点形式的数据,这是就需要我们来做一个浮点小数与定点小数之间的转换了。

FPGA定点小数计算(Verilog版)第四篇——定点小数转换为浮点小数

用FPGA实现定点运算,相对于浮点运算来说,开销要小很多(时间上和空间上的)。但是在某些特定的场合,如多机协同处理等,要求FPGA的输入数据(或者是输出数据)为浮点形式的数据,这是就需要我们来做一个浮点小数与定点小数之间的转换了。本文为本次...