最新博文

0
推荐
2703
阅读

从0开始学Zedboard(3)GPIO控制OLED

今天,我们要利用PS_GPIO、AXI_GPIO、EMIO分别控制OLED来显示不同的页面。首先是建立VIVADO工程。OLEDIP核建立参考http://xilinx.eetrend.com/blog/7899,里面有详尽的说明。按照下图建立工程。我们这次实验,利用AXI_GPIO连接BTNR
0
推荐
2127
阅读

从0开始学Zedboard(2)PL_GPIO控制

元旦假期,忙里偷闲,今天测设了PL端的GPIO,已经在zedboard上调通。PL端GPIO控制,我利用zed上的8个开关去控制8个led灯的亮灭,顺便巩固上一篇博文中的PS_GPIO,利用btn8和btn9两个PS按键控制Demo的开始和结束,并通过LD9显示程序
0
推荐
3205
阅读

从0开始学Zedboard(1)PS_GPIO控制

GPIO英文全称为General-PurposeInput/OutputPorts,通用IO端口,在嵌入式系统中,通常要控制许多结构简单的外部设备或者电路,这些设备有的需要通过CPU控制,有的需要为CPU提供输入信号。并且,许多设备或者电路只要求有开/关两种状态,比如LED
0
推荐
1621
阅读

从0开始学Zedboard(续)

首先说说跟Zynq的缘分,公司做一个嵌入式开发的项目,由我来负责选型处理器芯片,看了Atmel的SAMA5D3,看了freescare的imx系列,看了TI的Am335x,最后都买了Am335x的知名开发板BB-black,结果阴差阳错,由于发票的问题,钱都交了又退回来了。这
0
推荐
3533
阅读

【Vivado】如何利用参数控制IP端口的可见性

如何利用参数控制IP端口的可见性背景见上一篇博文详细的实现方法:1、资料准备:需要被封装的HDL文件(替换为你自己的文件,参照之前的博文进行IP封装),为简单起见,这里只用一个文件,源码如下:module timing( inp...
0
推荐
2404
阅读

【Vivado】IP Package Again!

老生长谈的IP封装 IP的封装对于喜欢原理图法进行设计的朋友来说是很重要的,最近有两位网友问了比较有意思的问题,和大家分享一下: Q1:我按照上面得方法已经成功了,有个小疑问 就是我端口比较多,看vidado自带的ip 把端口都分组了 就...
0
推荐
5018
阅读

【Vivado】封装IP时如何手动指定顶层端口、参数等

封装IP时如何手动指定顶层端口、参数等前言cuter在《Vivado赛季心得与感受》一文中曾提及IP封装时有可能碰到该问题——“比如,Vivado不够‘智能’,有时候挑选的top module是错误的。然后去解决这些错误,你就会有收获,有成...
0
推荐
2927
阅读

开奖啦!“Vivado高效设计案例分享博客大赛”隆重揭晓!

由Xilinx和ChinaAET主办的“Vivado高效设计案例分享博客大赛”(http://comm.chinaaet.com/xilinx/vivado/),历时四个月,共收获102篇参赛博文。Xilinx技术专家和ChinaAET工作人员根据不同奖项认真评审,获奖名单终于出炉。恭喜各位获奖
0
推荐
2160
阅读

Xilinx Vivado users group(Xilinx VIVADO用户群活动)回顾

——北京化工大学何宾XilinxVIVADO用户群活动于2014年10月16日在北京中关村皇冠假日酒店隆重举行。受到Xilinx大学计划和Xilinx亚太区传媒经理张俊伟共同邀请,参加了这次盛会。&n
0
推荐
1595
阅读

【心情记录】心之所系

心之所系Vivado赛季刚开始的时候,我好像刚刚决定用ISE14.7。说实在的,每次换版本都是被逼的,从14.2到14.5主要是为了研究双核的用法,从14.5到14.7好像是要研究VIP,找到的demo是14.7版本的。那段时间整个人的状态都不是太好,感觉公司的各种规定越来越让人受不了,鉴
1
推荐
4488
阅读

Vivado赛季心得与感受

Vivado赛季心得与感受 第一部分:把这一阶段所有博文分类整理一下,顺便谈一些自己的感受。 1、首先是基础 正所谓:合抱之木,生于毫末;九层之台,起于累土,想要用好一款开发工具,必须掌握各种常用的基本操作、流程。打好了基础,后面就会走得轻...
0
推荐
6564
阅读

如何利用Vivado SDK建立自己的模板工程

如何利用Vivado SDK建立自己的模板工程 在使用SDK创建工程时,选择合适的模板可以加快测试和开发进度。打个比方说,对于ZYNQ的串口打印测试,我们只需要选择Hello World模板,创建工程,不需要添加任何代码就可以完成测试。对于...
0
推荐
7075
阅读

Vivado Logic Analyzer的VIO

本文基于Vivado2014.2ChipScope有两种使用的方式:cdc和IPCore。由于VIO的IP只能通过IP的方式来使用,所以IP的方式ChipScope中有重要的意义。同样,Vivado中的VIO也只能通过IP的方式来使用。本文使用Digilent的Nexys-4板卡来探讨VIO的使用。关于Nexys-4的信息,请参考ht
1
推荐
2422
阅读

Vivado Logic Analyzer Advanced

本文基于Vivado2014.2。阅读前请参考博文。http://blog.chinaaet.com/detail/37239http://blog.chinaaet.com/detail/37242http://blog.chinaaet.com/detail/37264http://blog.chinaaet.com/detail/37269通过前文对ChipScope和VivadoLogicAnalyzer的对比,可以发现ChipSc
0
推荐
14818
阅读

『vivado』自制IP核全过程 + SDK注意事项

硬件平台:ZedBoard软件平台:vivado2014.2首先新建一个工程之后,出现如下界面~~nextnext,创建一个AXI4总线的IP:至此,一个AXI4总线的模型的框架就建好了,不过既然是自制,当然是需要加入自己东西咯~~不急,继续,新建一个Block,用来放置IP核们,GO!GO!GO!