最新博文
0
推荐 21113
阅读
推荐 21113
阅读
强大的Vivado IP工具——自定义IP的使用
首先，要指出，本文不描述任何IP的功能与使用。在开发一个大型FPGA项目时，多人协作是必不可少的。这个时候，如何提交设计给负责集成的人，是项目开发中最关键的问题之一。常用的一个方法是，提交网表。网表的提交可以算是相当方便的操作了，这在ISE的时期还体会不到，
0
推荐 12875
阅读
推荐 12875
阅读
【答网友问】Vivado IP核剖析
Vivado IP核剖析正像我之前所说的，较XPS的IP核而言，Vivado IP核在创建、打包、使用等各方面都更加简单便捷，同样的Vivado IP核抛弃了以往复杂的IP核文件组织模式，仅使用一个component.xml文件对IP核进行...
0
推荐 9680
阅读
推荐 9680
阅读
【原创】如何把Vivado HLS生成的IP用作PS的外设并验证
前面的博文（请参考http://blog.chinaaet.com/detail/37142）里，我们已经学习了如何把VivadoHLS生成的IP用于VivadoIPI集成开发流程里。作为面向IP的设计流程的一部分，我们生成的IP自然也可以作为ZYNQSOC中PS的一个外设进行使用，这里我们就来看一下是如何使用的。&nbs
0
推荐 4182
阅读
推荐 4182
阅读
[上海站]Xilinx All Programmable系统设计研讨会
2014XilinxAllProgrammable系统设计研讨会9.4，上海大华锦绣假日酒店，Xilinx、E-elements、Avent，AllProgrammable系统设计研讨会。这次研讨会是免费的，虽然是免费的，但质量不差，听了老师的课，做了一些交流，听了一些提问，感觉还是收获颇多的，培训心得再说
0
推荐 4429
阅读
推荐 4429
阅读
【有图有真相】赛灵思携众厂商共攘开源硬件之盛举
OpenHW2014总决赛在西安举行（http://blog.chinaaet.com/detail/37101），19支参赛队伍大显神通，纷纷拿出精彩设计角逐优胜奖；同期举办的“开源硬件与嵌入式计算技术论坛”，各路英豪纷纷助阵，众厂商派出精兵强将描绘公司蓝图和技术发展趋势，表达愿与赛灵思携手推动
0
推荐 26876
阅读
推荐 26876
阅读
Vivado使用——近期小问题、经验总结
Vivado使用——近期小问题、经验总结 1、Logic Analyzer的使用 《vivado逻辑分析仪的使用》一文中提到如下问题： 打开Hardware Manager，选择Open New Target，按照向导走完，发现无法和IL...
0
推荐 13921
阅读
推荐 13921
阅读
【原创】如何快速在Vivado IPI中使用HLS生成的IP
我们在VivadoHLS中用高层次综合来快速地产生可综合的代码，最终的目的还是把它与其它的模块、IP等进行相连，以实现一个更加复杂的设计，所以在本博文中，我们就来学习一下，如何把Vivado集成开发环境的IPI中使用HLS中生成的IP。&nb
0
推荐 39193
阅读
推荐 39193
阅读
vivado逻辑分析仪的使用
vivado逻辑分析仪的使用 前言： 一直在犹豫要不要把这篇半成品放上来，使用vivado逻辑分析仪时，刚开始的体验还是很愉快的，最近就一直出问题：在XP系统下，Hardware Manager的向导跑不动，处于循环等待的状态，这可能是电脑...
0
推荐 11699
阅读
推荐 11699
阅读
【原创】Vivado HLS中四种数组端口实现方法的对比
在VivadoHLS中，C代码中的数组作为端口时，它们被默认综合为RAM端口。以下面的程序为例：voidarray_io(dout_td_o[N],din_td_i[N]){inti,rem;//Storeaccumulateddata&
0
推荐 10416
阅读
推荐 10416
阅读
【原创】在Vivado HLS中综合时如何指定端口的综合类型
如果你对VivadoHLS中综合之后端口的ap_none之类的类型指示摸不着头脑的话，那就来一起学习一下它们是如何使用的吧。在VivadoHLS中，我们可以指定端口使用的类型，这样在对C代码进行综合的时候，就可以指定某个端口所使用的转换协议了。常
0
推荐 9819
阅读
推荐 9819
阅读
【原创】漫谈High Level Synthesis(HLS)
漫谈High
Level Synthesis(HLS) 水平有限，错误纰漏之处难免，欢迎网友们批评雅正。 相信FPGA的资深玩家对这个词不会陌生，印象中很多年之前这个概念就被提出来了，但是一直没有火起来。我第一次比较深入的接触HLS...
0
推荐 44080
阅读
推荐 44080
阅读
ISE VS VIVADO, 哪个坑更深?以FFT为例比较两个软件综合布线后的资源使用情况
作者：刘初一从10年前接触FPGA开始，一直在用XILINX。记得最早使用的好像是ISE6.X,到现在的ISE14.7和VIVADO14.2.10年来，见证了XILINX一直在努力升级，修复BUG，同时也在加倍努力创造新的BUG。终于，他们发现对I
0
推荐 11107
阅读
推荐 11107
阅读
利用PWM IP核实现节奏灯
利用PWM IP核实现节奏灯 最近这几天有些事情要忙，在恶补英语，没有多少时间写东西。bingo无偿奉献的PSOC4已经收到，也没来得及摸一摸。接下来，要合理安排自己业余时间，做到持续学习和进步。 为什么要做这个节奏灯呢？ 一是因为在大...
0
推荐 14050
阅读
推荐 14050
阅读
Vivado HLS IP-XACT快速创建AXI总线IP（PWM）
Vivado HLS IP-XACT快速创建AXI总线IP（PWM） 1、摘要 该笔记主要是利用HLS设计PWM算法IP核，借助IP-XACT快速创建基于AXI总线的IP核的心得。 2、目标 1）设计PWM IP 2）了解如何使用HLS创...
0
推荐 6809
阅读
推荐 6809
阅读
Vivado设计实战——音乐的节奏(概述)
Vivado设计实战——音乐的节奏(概述) 关于Vivado HLS的基本使用，已经算是入门了，接下来打算做一个利用HLS实现硬件加速。主题定为音频信号分析，目前完成了频谱的计算和显示，和最终想要的结果还有一段距离，只能说是半成品吧。 1...
