最新博文

0
推荐
4430
阅读

【原创】漫谈High Level Synthesis(HLS)

漫谈High Level Synthesis(HLS) 水平有限,错误纰漏之处难免,欢迎网友们批评雅正。 相信FPGA的资深玩家对这个词不会陌生,印象中很多年之前这个概念就被提出来了,但是一直没有火起来。我第一次比较深入的接触HLS...
0
推荐
21597
阅读

ISE VS VIVADO, 哪个坑更深?以FFT为例比较两个软件综合布线后的资源使用情况

作者:刘初一从10年前接触FPGA开始,一直在用XILINX。记得最早使用的好像是ISE6.X,到现在的ISE14.7和VIVADO14.2.10年来,见证了XILINX一直在努力升级,修复BUG,同时也在加倍努力创造新的BUG。终于,他们发现对I
0
推荐
2467
阅读

利用PWM IP核实现节奏灯

利用PWM IP核实现节奏灯 最近这几天有些事情要忙,在恶补英语,没有多少时间写东西。bingo无偿奉献的PSOC4已经收到,也没来得及摸一摸。接下来,要合理安排自己业余时间,做到持续学习和进步。 为什么要做这个节奏灯呢? 一是因为在大...
0
推荐
6606
阅读

Vivado HLS IP-XACT快速创建AXI总线IP(PWM)

Vivado HLS IP-XACT快速创建AXI总线IP(PWM) 1、摘要 该笔记主要是利用HLS设计PWM算法IP核,借助IP-XACT快速创建基于AXI总线的IP核的心得。 2、目标 1)设计PWM IP 2)了解如何使用HLS创...
0
推荐
2848
阅读

Vivado设计实战——音乐的节奏(概述)

Vivado设计实战——音乐的节奏(概述) 关于Vivado HLS的基本使用,已经算是入门了,接下来打算做一个利用HLS实现硬件加速。主题定为音频信号分析,目前完成了频谱的计算和显示,和最终想要的结果还有一段距离,只能说是半成品吧。 1...
0
推荐
1944
阅读

【原创】博主和你一起学习-----实现你的Vivado的设计,并产生比特流

上一节介绍了HDL设计文件的实现,实现完HDL以后就可以完成你的Vivado设计,并可以产生比特流了,下面我会通过四步详细介绍这个过程的实现。1、在Vivado左侧的导航器,点击产生比特流,如下图,准备实现你的设计。注意:如果在设计实现前系统要求你重新生成设计,点击NO
0
推荐
3451
阅读

【原创】自己设计简单算法,进一步熟悉HLS

设计简单算法,Vivado HLS初体验后续 1、前言: 《Vivado HLS初体验》一文中,使用别人设计的yuv_filter demo文件新建工程,添加了文件,基本掌握了新建工程和算法仿真的流程,由于没有完全按照现有的教程进行学习,所...
0
推荐
1525
阅读

【原创】博主和你一起学习-----创建基于Vivado的HDL设计文件

又是周末了,天气很不错,被文章压得喘不过气来,转换一下思路,写写关于Vivado的HDL设计文件的创建问题。创建HDL文件的目的是为下一步的设计创建环境,主要分成这样四步:1、在源文件窗口,右击上面的子系统设计窗口,并且选择创建输出产品,如下图所示,这将会产生在
1
推荐
9140
阅读

【原创】Vivado HLS初体验

Vivado HLS初体验 1、前言 该笔记主要是Vivado HLS开发流程的学习心得,掌握HLS开发的全流程:从工程创建到算法仿真到综合再到设计实现,由于截图较多,暂时只写到前两部分。 2、目标 1)熟悉Vivado HLS GUI的...
0
推荐
3443
阅读

【原创】Vivado设计实战 ——等精度频率计(完结篇)

Vivado设计实战 ——等精度频率计(设计篇) 硬件平台:ZedBoard 开发工具:Vivado 2014.1 1、PS寄存器功能划分 reg0:控制寄存器0(offset:0x00) Bit 功能 ...
0
推荐
3311
阅读

【原创】Vivado Tcl你用过吗? ——Tcl实现GUI个性化

Vivado Tcl你用过吗? ——Tcl实现GUI个性化 摘要:本文是采用Tcl脚本,利用Vivado提供的GUI定制接口,将自主命令按钮添加至Vivado工具栏,一键搞定zynq ps内核的添加。 1、引言 从之前对Vivado...
0
推荐
5618
阅读

【原创】Vivado设计实战 ——等精度频率计(原理篇)

Vivado设计实战 ——等精度频率计(原理篇) 本篇主要是理论分析,以数字电路的知识为主,涉及一点简单的数学,小白文,大神们请×掉本网页,一笑而过。 1 引 言 传统的数字频率测量方法有脉冲计数法和周期测频法,但这两种方法分别适合测量...
0
推荐
8260
阅读

多图对比:Vivado与ISE开发流程的差异

为了体现Vivado与ISE的开发流程以及性能差异,本文使用了相同的源码、器件,IP核分别用自己软件下的最新版本例化,时钟及管脚约束完全相同。开发流程:建立工程->加入代码->添加IP核->初步综合->添加约束->综合实现附:测试用源
0
推荐
2760
阅读

zybo FPGA 点灯

zybo的资料不多,vivado又是一个全新的设计环境,第一次接触xilinx在这个陌生的领域里,沿着前人的足迹一步步前进,同时也留下一点记号,方便后来的人.zybo拿到后,第一个念头就是用FPGA点灯1.安装好开发环境,据知情人士介绍ISE适合于传统的FPGA,而像
0
推荐
2623
阅读

Vivado设计实战 ——等精度频率计(概述篇)

Vivado设计实战 ——等精度频率计(概述篇) 受台风影响,昨晚开始狂风大作,夜里时不时下雨,睡得不是太好,早上又早早被外面的各种噪音吵醒了,干躺着睡不着,干脆起来写点东西,把接下来要做的小项目规划一下。 关于Vivado的基本使用...